今年底AMD很有可能發(fā)布增強版的7nm Zen3處理器，為了對付Intel的12代酷睿Alder Lake，它將用上3D V-Cache緩存技術(shù)，額外增加了128MB緩存，總計192MB。

該技術(shù)今年6月份臺北電腦展上首次公布，展示用的是一顆銳龍9 5900X 12核心處理器，原本內(nèi)部集成兩個CCD計算芯片、一個IO輸入輸出芯片。

經(jīng)過改造后，它的每一個計算芯片上都堆疊了64MB SRAM，官方稱之為“3D V-Cache”，可作為額外的三級緩存使用，這樣加上處理器原本集成的64MB，總的三級緩存容量就達(dá)到了192MB。

AMD在其中應(yīng)用了直連銅間結(jié)合、硅片間TSV通信等技術(shù)，實現(xiàn)了這種混合式的緩存設(shè)計。

根據(jù)AMD的數(shù)據(jù)，改進(jìn)之后，對比標(biāo)準(zhǔn)的銳龍9 5900X處理器，頻率都固定在4GHz，3D V-Cache緩存加入之后，游戲性能平均提升了多達(dá)15％。

對于該技術(shù)，Techinsights的研究員Yuzo Fukuzaki日前公布了更多細(xì)節(jié)，稱AMD已經(jīng)研究該技術(shù)多年，使用了TSV硅通孔技術(shù)將額外的128MB緩存集成到芯片上，面積6x6mm，帶寬超過2TB/s。

他在文章中指出，為了應(yīng)對memory_wall問題，緩存內(nèi)存的設(shè)計很重要，這是緩存密度在工藝節(jié)點上的趨勢，邏輯上的3D內(nèi)存集成可以有助于獲得更高的性能。

隨著AMD開始實現(xiàn)Chiplet CPU整合，他們可以使用KGD（Known Good Die）來擺脫模具的低產(chǎn)量問題。在IRDS（International Roadmap Devices and Systems）中，這一創(chuàng)新預(yù)計將在2022年實現(xiàn)。

TechInsights以反向方式深入研究了3d V-Cache的連接方式，并提供了以下發(fā)現(xiàn)的結(jié)果：

TSV間距：17μm

KOZ尺寸：6.2 x 5.3μm

TSV數(shù)量：粗略估計大約23000個

TSV工藝位置：在M10-M11之間（共15種金屬，從M0開始）